5. Cybersécurité 5.3. Sécurité informatique et de l'information

Arrêté du 27 mars 2025 modifiant l’arrêté du 2 février 2024 relatif aux exportations vers les pays tiers de biens et technologies associés à l’ordinateur quantique et à ses technologies habilitantes et d’équipements de conception, développement, production, test et inspection de composants électroniques avancés

NOR : ECOI2506508A

Publics concernés : exportateurs des biens à double usage concernés, agents de l’Etat exerçant des fonctions de contrôle à l’exportation des biens à double usage et assimilés.

Objet : établissement d’une liste nationale de contrôle en application de l’article 9 du règlement (UE) 2021/821 du Parlement européen et du Conseil du 20 mai 2021 instituant un régime de l’Union de contrôle des exportations, du courtage, de l’assistance technique, du transit et des transferts en ce qui concerne les biens à double usage (refonte).

Entrée en vigueur : les dispositions du présent arrêté entrent en vigueur le mois suivant sa publication au Journal officiel de la République française.

Application : le présent arrêté établit une liste de biens et technologies à double usage soumis à autorisation préalable d’exportation en application de l’article 9 du règlement (UE) 2021/821 du Parlement européen et du Conseil du 20 mai 2021 instituant un régime de l’Union de contrôle des exportations, du courtage, de l’assistance technique, du transit et des transferts en ce qui concerne les biens à double usage (refonte). Cette liste modifie et complète la liste figurant en annexe de l’arrêté du 2 février 2024 relatif aux exportations vers les pays tiers de biens et technologies associés à l’ordinateur quantique et à ses technologies habilitantes et d’équipements de conception, développement, production, test et inspection de composants électroniques avancés.

Le ministre de l’économie, des finances et de la souveraineté industrielle et numérique,

• Vu le règlement (UE) 2021/821 du Parlement européen et du Conseil du 20 mai 2021 instituant un régime de l’Union de contrôle des exportations, du courtage, de l’assistance technique, du transit et des transferts en ce qui concerne les biens à double usage (refonte), notamment son article 9 ;
• Vu le décret n° 2001-1192 du 13 décembre 2001 modifié relatif au contrôle de l’exportation, à l’importation et au transfert de biens et technologies à double usage ;
• Vu l’arrêté du 13 décembre 2001 modifié relatif au contrôle à l’exportation vers les pays tiers et au transfert vers les Etats membres de la Communauté européenne de biens et technologies à double usage ;
• Vu l’arrêté du 2 février 2024 relatif aux exportations vers les pays tiers de biens et technologies associés à l’ordinateur quantique et à ses technologies habilitantes et d’équipements de conception, développement, production, test et inspection de composants électroniques avancés,

Arrête :

Art. 1er. – L’annexe de l’arrêté du 2 février 2024 susvisé est remplacée par l’annexe du présent arrêté.

Art. 2. – Le présent arrêté entrera en vigueur le mois suivant sa publication au Journal officiel de la République française.

Art. 3. – Le chef du service des biens à double usage est chargé de l’exécution du présent arrêté, qui sera publié au Journal officiel de la République française.

Fait le 27 mars 2025.

ÉRIC LOMBARD 

ANNEXE
LISTE DES BIENS SOUMIS À AUTORISATION D’EXPORTATION

Définition des termes utilisés dans la présente annexe :
Les définitions des termes entre ‘guillemets simples’ sont données dans une note technique se rapportant au bien en question.
Les définitions des termes entre « guillemets doubles » figurent ci-dessous :
- « règlement européen de contrôle des exportations des biens à double usage » : règlement (UE) 2021/821 du Parlement européen et du Conseil du 20 mai 2021 instituant un régime de l’Union de contrôle des exportations, du courtage, de l’assistance technique, du transit et des transferts en ce qui concerne les biens à double usage (refonte) ;
- « laser », « composites », « matrice », « circuits intégrés monolithiques », « circuits intégrés hybrides »,
« circuits intégrés à multipuces », « circuits intégrés à film », « circuits intégrés optiques », « circuits intégrés tridimensionnels », « circuits intégrés monolithiques hyperfréquences », « MMIC », « ensemble électro- nique », « substrat », « substrat brut », « logiciel », « technologie », « développement », « production »,
« transistors à effet de champ à grille enrobante » ou « GAAFET », « utilisation », « calculateur numérique » : définitions identiques à celles figurant dans l’annexe I du « règlement européen de contrôle des exportations des biens à double usage ».
2B910. Equipement de fabrication additive, conçu pour produire des composants en métal ou en alliage métallique, ayant toutes les caractéristiques suivantes, et leurs composants spécialement conçus :
a) Disposant d’au moins une des sources suivantes :
1. « Laser » ;
2. Faisceau d’électrons ; ou
3. Arc électrique ;
b) Disposant d’une fonction de fabrication sous atmosphère contrôlée présentant l’une des caractéristiques suivantes :
1. Gaz inerte ; ou
2. Vide (égal ou inférieur à 100 Pa) ;
c) Disposant de l’un des équipements de ‘contrôle en cours de fabrication’ en ‘configuration co-axiale’ ou ‘configuration paraxiale’ suivants :
1. Caméra d’imagerie dont la réponse maximale est comprise entre 380 nm et 14 000 nm ;
2. Pyromètre conçu pour mesurer des températures supérieures à 1 273,15 K (1 000 °C) ; ou
2. Radiomètre ou spectromètre dont la réponse maximale est comprise entre 380 nm et 3 000 nm ; et
d) Un système de contrôle en boucle fermée conçu pour modifier les paramètres de la source de consolidation, le chemin d’accès ou les réglages de l’équipement pendant le cycle de fabrication en réponse au retour d’information de l’équipement de ‘contrôle en cours de fabrication’ spécifié en 2B910.c.

Notes techniques :
Aux fins du paragraphe 2B910 :

1. ‘Contrôle en cours de fabrication’, également nommé surveillance de processus in situ, correspond à l’observation et la mesure du processus de fabrication additive, y compris les émissions électromagnétiques ou thermiques du bain de fusion.
2. ‘Configuration co-axiale’, également dénommée configuration dans l’axe ou en ligne, correspond à un ou plusieurs capteurs montés sur un trajet optique partagé par la source de consolidation « laser ».
3. ‘Configuration paraxiale’ correspond à un ou plusieurs capteurs qui sont physiquement montés ou intégrés dans la composante source de consolidation « laser », faisceau d’électrons ou arc électrique.
4. Pour les ‘configurations co-axiales’ et les ‘configurations paraxiales’, le champ de vision du ou des capteurs est fixé au cadre de référence mobile de la source et se déplace dans les mêmes trajectoires de balayage de la source de consolidation tout au long du processus de fabrication.

2E901 “Technologie”, au sens de la note générale relative à la technologie figurant dans l’annexe I du
« règlement européen de contrôle des exportations des biens à double usage », pour le « développement » ou la
« production » d’équipements visés à l’alinéa 2B910.
2E903.g “Technologie”, au sens de la note générale relative à la technologie figurant dans l’annexe I du
« règlement européen de contrôle des exportations des biens à double usage », pour le « développement » ou la
« production » de ‘systèmes de revêtement’ ayant toutes les caractéristiques suivantes :

1. Conçu pour protéger de la corrosion les matériaux « composites » à « matrice » céramique spécifiés à l’alinéa 1C9007 l’annexe I du « règlement européen de contrôle des exportations des biens à double usage » ; et
2. Conçus pour fonctionner à des températures supérieures à 1 373,15 K (1 100 °C).

Note technique :
Aux fins de l’alinéa 2E903.g, les ‘systèmes de revêtement’ consistent en une ou plusieurs couches (par exemple couche de liaison, couche intermédiaire, couche de finition) du matériau déposé sur le substrat.
3A901.a Circuits intégrés d’usage général, comme suit :
Note. – Les circuits intégrés comprennent les types suivants :

• “circuits intégrés monolithiques” ;
• “circuits intégrés hybrides” ;
• “circuits intégrés à multipuces” ;
• “circuits intégrés à film”, y compris les circuits intégrés silicium sur saphir ;
• “circuits intégrés optiques” ;
• “circuits intégrés tridimensionnels” ;
• “circuits intégrés monolithiques hyperfréquences” (“MMIC”).

3A901.a.15. Circuits intégrés en semi-conducteurs à oxyde métallique complémentaire (CMOS), non visés à l’alinéa 3A001.a.2 du « règlement européen de contrôle des exportations des biens à double usage », conçus pour fonctionner à une température ambiante égale ou inférieure à (meilleure que) 4,5 K (– 268,65 °C).

Note technique :
Aux fins de l’alinéa 3A901.a.15, les circuits intégrés CMOS sont aussi connus sous les noms de CMOS cryogénique ou cryoCMOS.
3A901.a.16. Circuits intégrés présentant une vitesse cumulée de transfert bidirectionnel supérieure à 600 Goctet/s sur toutes les entrées et sorties et vers ou depuis d’autres circuits intégrés, à l’exclusion des mémoires volatiles, et présentant ou pouvant être programmés pour présenter l’une des caractéristiques suivantes :

1. Une ou plusieurs unités de traitement numérique exécutant des instructions machine ayant une ‘performance de traitement totale’ égale ou supérieure à 6 000 ;
2. Une ou plusieurs ‘unités de calcul primitives’ numériques, à l’exclusion des unités contribuant à l’exécution des instructions tel que spécifié au paragraphe 3A901.a.16.a., ayant une ‘performance de traitement totale’ égale ou supérieure à 6 000 ;
3. Une ou plusieurs ‘unités de calcul primitives’ analogiques ayant une ‘performance de traitement totale’ égale ou supérieure à 6 000 ; ou
4. Toute combinaison d’unités de traitement numérique et d’‘unités de calcul primitives’ sur un circuit intégré dont la somme des ‘performance de traitement totale’ de 3A901.a.16.a., 3A901.a.16.b., et 3A901.a.16.c. est égale ou supérieure à 6 000.

Note. – Les circuits intégrés spécifiés à l’alinéa 3A901.a.16. comprennent les unités de processeurs graphiques (GPU), les unités de traitement de tenseur (TPU), les processeurs neuronaux, les processeurs de traitement en mémoire, les processeurs de vision, les processeurs de texte, les co-processeurs/accélérateurs, les processeurs adaptatifs, les dispositifs logiques programmables par l’utilisateur (FPLD), et les circuits intégrés pour application spécifique (ASIC).
Nota. – Pour les “calculateurs numériques” et “ensembles électroniques” contenant des circuits intégrés spécifiés à l’alinéa 3A901.a.16., voir 4A907.
Notes techniques :
Aux fins de l’alinéa 3A901.a.16 :

1. La ‘performance de traitement totale’ (‘TPP’) est la longueur en bits par opération multipliée par la performance de traitement mesurée en Tera (1012) Operations Par Seconde (TOPS) sur la totalité des unités de processeur du circuit intégré. Par exemple, la ‘TPP’ d’un circuit intégré ayant deux unités de processeur numérique qui sont chacune capable de 200 TOPS à 16 bits est 6 400 (2 processeurs x 200 TOPS × 16 bits = 6 400). La ‘TPP’ de chaque ‘unité de calcul primitive’ mentionnée au paragraphe 3A901.a.16.c est la performance de traitement exprimée en TOPS multipliée par 8.
2. Une ‘unité de calcul primitive’ est définie comme contenant zéro ou plusieurs pondérations modifiables, recevant une ou plusieurs entrées et produisant une ou plusieurs sorties. On dit qu’une unité de calcul effectue 2N-1 opérations chaque fois qu’une sortie est mise à jour sur la base de N entrées, où chaque pondération modifiable contenu dans l’élément de traitement compte comme une entrée. Chaque entrée, pondération et sortie peut être un niveau de signal analogique ou une valeur numérique scalaire représentée à l’aide d’un ou plusieurs bits. Ces unités comprennent :
   • les neurones artificiels ;
   • les unités multiplieur-accumulateur (MAC) ;
   • les unités de calcul a virgule flottante (FPU) ;
   • les multiplicateurs analogiques ;
   • les unités de traitement utilisant des memristors, la spintronique ou la magnonique ;
   • les unités de traitement utilisant la photonique ou l’optique non linéaire ;
   • les unités de traitement utilisant des pondérations analogiques ou des pondérations non volatiles à plusieurs niveaux ;
   • les unités de traitement utilisant une mémoire multi-niveaux ou une mémoire analogique ;
   • les unités à multi-valeurs ou à multi-niveaux ;
   • les unités à impulsion.
3. Les opérations pertinentes pour le calcul de TOPS comprennent à la fois les opérations scalaires et les composantes scalaires des opérations composites telles que les opérations sur les vecteurs, les opérations sur les matrices et les opérations sur les tenseurs. Les opérations scalaires comprennent les opérations sur les nombres entiers, les opérations sur les nombres à

• ​virgule flottante (souvent mesurées en FLOPS), les opérations sur les nombres à virgule fixe, les opérations de manipulation de bits et/ou les opérations sur les bits.

1. Le taux de TOPS est la valeur maximale théoriquement possible lorsque toutes les unités de traitement fonctionnent simultanément. Le taux de TOPS et le taux de transfert bidirectionnel agrégé sont supposés correspondre à la valeur la plus élevée indiquée par le fabricant dans un manuel ou une brochure concernant la puce.
2. La longueur de bit d’une opération est égale à la longueur de bit la plus élevée de toute entrée ou sortie de cette opération. En outre, si l’unité de processeur est conçue pour des opérations qui permettent différentes valeurs bits × TOPS, la valeur bits x TOPS la plus élevée doit être utilisée.
3. Pour les unités de traitement qui permettent de traiter à la fois des matrices denses et peu denses, les valeurs TOPS sont les valeurs pour le traitement des matrices denses (notamment, sans limitation de densité).

3A901.b.13. Amplificateurs de signaux paramétriques présentant toutes les caractéristiques suivantes :

1. Etant conçus pour fonctionner à une température ambiante inférieure à 1 K (– 272,15 °C) ;
2. Etant conçus pour fonctionner à toutes les fréquences comprises entre 2 GHz et 15 GHz inclus ; et

Ayant un facteur de bruit inférieur à (meilleur que) 0,015 dB à toute fréquence comprise entre 2 GHz 
Note. – Les amplificateurs de signaux paramétriques comprennent les amplificateurs paramétriques à ondes progressives (TWPAs).
Note technique :
Aux fins de l’alinéa 3A901.b.13, les amplificateurs de signaux paramétriques sont également connus sous le nom d’amplificateurs à la limite quantique (QLAs).
3A904. Systèmes et composants de refroidissement cryogénique, comme suit :

1. Systèmes conçus pour fournir une puissance de refroidissement supérieure ou égale à 600 μW à une température égale ou inférieure à 0,1 K (– 273,05 °C) durant plus de 48 heures ;
2. Cryoréfrigérateurs à tube pulsé à deux étages conçus pour maintenir une température inférieure à 4 K (– 269,15 °C) et fournir une puissance de refroidissement supérieure ou égale à 1,5 W à une température de 4,2 K (– 268,95 °C) ou inférieure.

3B901.k. Equipements conçus pour la gravure sèche ayant toutes les caractéristiques suivantes :

1. Equipements conçus ou modifiés pour la gravure sèche isotropique, ayant une ‘sélectivité de gravure de silicium-germanium à silicium (SiGe:Si)’ supérieure ou égale à 100:1 ; ou
2. Equipements conçus ou modifiés pour la gravure sèche anisotropique, présentant toutes les caractéristiques suivantes :
   1. Ayant une source d’énergie radiofréquence présentant au moins une sortie radiofréquence pulsée ;
   2. Ayant une ou plusieurs vannes à commutation de gaz rapides ayant un temps de commutation de moins de 300 millisecondes ; et
   3. Ayant un mandrin électrostatique comportant au moins vingt éléments à température variable contrôlables

Note 1. – L’alinéa 3B901.k comprend la gravure par ‘radicaux’, ions, réactions séquentielles ou non séquentielles.
Note 2. – L’alinéa 3B901.k.2 comprend la gravure à l’aide de plasma excité par impulsions RF, de plasma excité par cycle pulsé, de plasma modifié avec tension pulsée sur les électrodes, d’injection et purge cyclique de gaz combinés avec un plasma, de gravure de couche atomique sur plasma ou de gravure de couche quasi-atomique sur plasma.
Notes techniques :

1. Aux fins de l’alinéa 3B901.k, la ‘sélectivité de gravure de silicium-germanium à silicium (SiGe : Si)’ est mesurée pour une concentration de Ge supérieure ou égale à 30 % (Si0,70Ge0,30).
2. Aux fins de l’alinéa 3B901.k, un ‘radical’ est défini comme un atome, une molécule ou un ion qui possède un électron non apparié dans une configuration de couche d’électrons ouverte.

3B901.l. Masques et réticules pour la lithographie par ‘rayonnement ultraviolet extrême’ (‘EUV’), conçus pour les circuits intégrés, non visés au paragraphe 3B001.g de l’annexe I du « règlement européen de contrôle des exportations des biens à double usage », et comportant un masque de « substrat brut » spécifié par l’alinéa 3B001.j de l’annexe I du « règlement européen de contrôle des exportations des biens à double usage ».
Notes techniques :

1. Le ‘rayonnement ultraviolet extrême’ (‘EUV’) correspond à un spectre électromagnétique dont les longueurs d’onde sont supérieures à 5 nm et inférieures à 124 nm.
2. Aux fins de l’alinéa 3B901.l, les masques sur lesquels une pellicule est déposée sont considérés comme masques et réticules.

3B903. Microscopes électroniques à balayage (MEB) conçus pour l’imagerie de dispositifs semi-conducteurs ou de circuits intégrés, présentant toutes les caractéristiques suivantes :

1. Ayant une précision de placement inférieure à (meilleure que) 30 nm ;
2. Effectuant la mesure du positionnement de la scène par interférométrie laser ;

1. Opérant l’étalonnage de la position dans un champ de vision (FOV) basé sur la mesure de l’échelle de longueur de l’interféromètre laser ;
2. Collectant et stockant des images ayant plus de 2 × 108 pixels ;
3. Disposant d’un chevauchement de FOV inférieur à 5 % dans les directions verticales et horizontales ;
4. Disposant d’un chevauchement de FOV inférieur à 50 nm ; et
5. Ayant une tension d’accélération supérieure à 21 kV.

Note 1. – L’alinéa 3B903 inclut les équipements MEB conçus pour la rétroconception de circuits électroniques.
Note 2. – L’alinéa 3B903 ne vise pas les équipements MEB conçus pour accueillir un support de plaquette respectant la norme SEMI, tel qu’un pod unifié à ouverture frontale (FOUP) de 200 mm ou plus.
3B904. Equipements de tests cryogéniques de plaquettes, présentant toutes les caractéristiques suivantes :

1. Conçus pour tester des dispositifs à des températures inférieures ou égales à 4.5 K (– 268.65 °C) ; et
2. Conçus pour accueillir des diamètres de plaquettes supérieurs ou égaux à 100 mm.

3C907. Matériaux épitaxiés constitués d’un « substrat » comportant au moins une couche épitaxiée de l’un des matériaux suivants :

1. Silicium ayant une impureté isotopique inférieure à 0.08 % d’isotopes de silicium autres que le silicium-28 ou le silicium-30 ; ou
2. Germanium ayant une impureté isotopique inférieure à 0.08 % d’isotopes de germanium autres que le germanium-70, germanium-72, germanium-74, ou germanium-76.

3C908. Fluorures, hydrures ou chlorures, de silicium ou de germanium, contenant l’un des éléments suivants :

1. Silicium ayant une impureté isotopique inférieure à 0.08 % d’isotopes de silicium autres que le silicium-28 ou le silicium-30 ; ou
2. Germanium ayant une impureté isotopique inférieure à 0.08 % d’isotopes de germanium autres que le germanium-70, germanium-72, germanium-74, ou germanium-76.

3C909. Silicium, oxydes de silicium, germanium ou oxydes de germanium, contenant l’un des éléments suivants :

1. Silicium ayant une impureté isotopique inférieure à 0.08 % d’isotopes de silicium autres que le silicium-28 ou le silicium-30 ; ou
2. Germanium ayant une impureté isotopique inférieure à 0.08 % d’isotopes de germanium autres que le germanium-70, germanium-72, germanium-74, ou germanium-76.

Note. – L’alinéa 3C909 inclut les « substrats », grumeaux, lingots, boules et préformes.
3D902. “Logiciels” spécialement conçus pour “l’utilisation” des équipements visés à l’alinéa 3B901.k. 3D907. « Logiciels » conçus pour extraire des données GDSII ou données de configuration standard
équivalentes et effectuer un alignement de couche à couche à partir d’images de microscope électronique à balayage (MEB), et générer des données GDSII multicouches ou une liste d’interconnexions de circuits.
Note. – Le format ‘GDSII’ (‘Geometrical Database Standard II’) est un format de fichier de base de données utilisé pour l’échange de données de circuits intégrés ou d’illustrations de circuits intégrés.
3E. Technologies.
Note. – les paragraphes 3E901 et 3E905 ne visent pas les ‘kits de conception et de simulation de modèles’ (‘PDK’), sauf s’ils comprennent des bibliothèques exécutant des fonctions ou des technologies destinées aux biens visés au paragraphe 3A001 de l’annexe I du « règlement européen de contrôle des exportations des biens à double usage » ou au paragraphe 3A901 de la présente annexe.
Note technique :
Un ‘kit de conception et de simulation de modèles’ (‘PDK’) est un outil logiciel fourni par un fabricant de semi-conducteurs afin de faire en sorte que les règles et pratiques de conception nécessaires soient prises en compte pour produire un type particulier de circuit intégré dans un processus spécifique lié à un semi-conducteur, dans le respect des contraintes technologiques et de fabrication (chaque processus de fabrication de semi-conducteurs a son propre ‘PDK’).
3E901. “Technologie”, au sens de la note générale relative à la technologie figurant dans l’annexe I du
« règlement européen de contrôle des exportations des biens à double usage », pour le « développement » ou la
« production » des équipements ou matériaux visés dans les alinéas précédents (alinéas dont la mention commence par 3A, 3B ou 3C dans la présente annexe).
3E905. “Technologie”, au sens de la note générale relative à la technologie figurant dans l’annexe I du
« règlement européen de contrôle des exportations des biens à double usage », pour le « développement » ou la
« production » de circuits intégrés et dispositifs utilisant des structures de « transistors à effet de champ à grille enrobante » (« GAAFET »).
Note 1. – L’alinéa 3E905 inclut les ‘recettes de procédés’.
Note 2. – L’alinéa 3E905 ne s’applique pas à la qualification ou à la maintenance des outils. Note technique :
Aux fins de l’alinéa 3E905, une ‘recette de procédé’ est un ensemble de conditions et de paramètres destinés à une étape particulière d’un procédé.
4A906. Ordinateurs quantiques, « ensembles électroniques » et composants qui leur sont destinés, comme suit :

1. Ordinateurs quantiques, comme suit :
   1. Ordinateurs quantiques supportant 34 ou plus, mais moins de 100, ‘qubits physiques’ ‘entièrement contrôlés’, ‘connectés’ et ‘fonctionnels’, et ayant une ‘erreur C-NOT’ inférieure ou égale à 10-4 ;
   2. Ordinateurs quantiques supportant 100 ou plus, mais moins de 200, ‘qubits physiques’ ‘entièrement contrôlés’, ‘connectés’ et ‘fonctionnels’, et ayant une ‘erreur C-NOT’ inférieure ou égale à 10-3 ;
   3. Ordinateurs quantiques supportant 200 ou plus, mais moins de 350, ‘qubits physiques’ ‘entièrement contrôlés’, ‘connectés’ et ‘fonctionnels’, et ayant une ‘erreur C-NOT’ inférieure ou égale à 2 × 10-3 ;
   4. Ordinateurs quantiques supportant 350 ou plus, mais moins de 500, ‘qubits physiques’ ‘entièrement contrôlés’, ‘connectés’ et ‘fonctionnels’, et ayant une ‘erreur C-NOT’ inférieure ou égale à 3 × 10-3 ;
   5. Ordinateurs quantiques supportant 500 ou plus, mais moins de 700, ‘qubits physiques’ ‘entièrement contrôlés’, ‘connectés’ et ‘fonctionnels’, et ayant une ‘erreur C-NOT’ inférieure ou égale à 4 × 10-3 ;
   6. Ordinateurs quantiques supportant 700 ou plus, mais moins de 1 100, ‘qubits physiques’ ‘entièrement contrôlés’, ‘connectés’ et ‘fonctionnels’, et ayant une ‘erreur C-NOT’ inférieure ou égale à 5 × 10-3 ;
   7. Ordinateurs quantiques supportant 1 100 ou plus, mais moins de 2 000, ‘qubits physiques’ ‘entièrement contrôlés’, ‘connectés’ et ‘fonctionnels’, et ayant une ‘erreur C-NOT’ inférieure ou égale à 6 × 10-3 ;
   8. Ordinateurs quantiques supportant au moins 2 000 ‘qubits physiques’ ‘entièrement contrôlés’, ‘connectés’ et ‘fonctionnels’ ;
2. Dispositifs qubit et circuits qubit contenant ou supportant des réseaux de ‘qubits physiques’, et spécialement conçus pour les biens spécifiés dans l’alinéa 4A906.a ;
3. Composants de contrôle quantiques et dispositifs de mesure quantiques spécialement conçus pour les biens spécifiés dans l’alinéa 4A906.a.

Notes :

1. Le paragraphe 4A906 s’applique aux ordinateurs quantiques à modèle de circuit quantique (ou circuit à porte) et unidirectionnel (ou basé sur des mesures). Il ne s’applique pas aux ordinateurs quantiques adiabatiques (ou à recuit quantique).
2. Les articles spécifiés dans le paragraphe 4A906 ne doivent pas nécessairement contenir physiquement des qubits. Par exemple, les ordinateurs quantiques basés sur des procédés photoniques ne contiennent pas de manière permanente un objet physique qui peut être identifié comme un qubit matériel. Les qubits photoniques sont générés pendant que l’ordinateur fonctionne et sont ensuite éliminés.
3. Les articles visés à l’alinéa 4A906.b incluent les puces à qubits semi-conducteurs, supraconducteurs ainsi que photoniques et les réseaux de puces ; des réseaux de pièges à ions ; d’autres technologies de confinement de qubits ; et des interconnexions cohérentes entre ces éléments.
4. L’alinéa 4A906.c s’applique aux articles conçus pour étalonner, initialiser, manipuler ou mesurer les qubits résidents d’un ordinateur quantique.

Notes techniques :
Aux fins du paragraphe 4A906 :

1. Un ‘qubit physique’ est un système quantique à deux niveaux, utilisé pour représenter l’unité élémentaire de la logique quantique au moyen de manipulations et de mesures qui ne font pas l’objet d’une correction d’erreur. Les ‘qubits physiques’ diffèrent des qubits logiques en ce que ces derniers sont des qubits ayant fait l’objet d’une correction d’erreur constitués d’un grand nombre de ‘qubits physiques’.
2. ‘Entièrement contrôlé’ signifie que le ‘qubit physique’ peut être étalonné, initialisé, transformé et lu, au besoin.
3. ‘Connecté’ signifie que des opérations de porte à deux qubits peuvent être effectuées entre une paire arbitraire de ‘qubits physiques’ ‘fonctionnels’ disponibles. Cela n’implique pas nécessairement une connectivité de tous à tous.
4. ‘Fonctionnel’ signifie que le ‘qubit physique’ accomplit des tâches computationnelles quantiques universelles selon les spécifications du système, conformément à la fidélité opérationnelle du qubit.
5. Supportant 34 ou plus ‘qubits physiques’ ‘entièrement contrôlés’, ‘connectés’ et ‘fonctionnels’ fait référence à la capacité d’un ordinateur quantique de confiner, commander, mesurer et traiter les informations quantiques contenues dans 34 ‘qubits physiques’ ou plus.
6. ‘L’erreur C-NOT’ est l’erreur de porte physique moyenne pour les portes contrôlées NOT (C-NOT) à deux ‘qubits physiques’ les plus proches voisines.

4A907. Calculateurs, « ensembles électroniques » et composants contenant un ou plusieurs circuits intégrés décrits à l’alinéa 3A901.a.16.
Note technique :
Aux fins de l’alinéa 4A907, les calculateurs comprennent les « calculateurs numériques », les calculateurs hybrides et les calculateurs analogiques.
4D901.b.3 « Logiciels » spécialement conçus ou modifiés pour le « développement » ou la« production » des articles spécifiés aux alinéas 4A906.b ou 4A906.c.
4E901.a « Technologie », au sens de la note générale relative à la technologie figurant dans l’annexe I du
« règlement européen de contrôle des exportations des biens à double usage », pour le « développement », la
« production » ou « l’utilisation » des articles spécifiés aux alinéas 4A907 et 4D901.b.3.
4E901.b.3 “Technologie”, au sens de la note générale relative à la technologie figurant dans l’annexe I du
« règlement européen de contrôle des exportations des biens à double usage », pour le « développement » ou la
« production » des articles spécifiés aux alinéas 4A906.b ou 4A906.c.

Source Légifrance